PATENT ABSTRACTS OF JAPAN

(11)Publication number:

57-006491

(43) Date of publication of application: 13.01.1982

(51)Int.CI.

G11C 11/34 G01R 31/26

G11C 29/00

(21)Application number : 55-081818

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

16.06.1980


(72)Inventor: HAYASHI KAZUO

YAMADA KUNIHIRO

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To easily execute a code test, by providing a code test mechanism in the inside of an LSI containing a ROM in one chip. CONSTITUTION: An ROM code test part 9 is provided in the inside of a semiconductor device (LSI) 1 containing an ROM2. The device becomes a test mode by a signal 15, and a test control part 4 increases an address designating part 3 in order from "0" address. All parallel outputs of ond word by one for the ROM2 are converted to a series signal through a multiplexer 6 and a parallel-series converter 10, are inputted to a shift register 11, and are compressed to a data. Its output data is compared with a final processing data of a data register 12 by a coincidence detecting circuit 13, and a signal of a decision result is sent out to an output terminal 16. In this way, a code test of the ROM2 can be executed easily.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19) 日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭57—6491

⑤ Int. Cl.³
⑥ 11 C 11/3

G 11 C 29/00

G 11 C 11/34 G 01 R 31/26 識別記号

庁内整理番号 6549—5B 7359—2G 6974—5B ❸公開 昭和57年(1982)1月13日

発明の数 1 審査請求 未請求

(全 4 頁)

60半導体装置

②特

額 昭55—81818

②出

願 昭55(1980)6月16日

⑫発 明 者 林和夫

伊丹市瑞原 4 丁目 1 番地三菱電機株式会社北伊丹製作所内

仰発 明 者 山田圀裕

伊丹市瑞原 4 丁目 1 番地三菱電 機株式会社北伊丹製作所内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2

番3号

⑩代 理 人 弁理士 葛野信一 外1名

明 細 種

1. 発明の名称

半導体装置

2. 特許請求の範囲

3. 発明の詳細な説明

この発明は読出し専用メモリ(以下 R O M と称す)のコードテスト機構を内部に持つ半導体装置に関するものである。

従来1チップ内にROMを含む半導体装置内部のROMコードをテストするための構成として第1図に示すものがあつた。図において、(1)は1チップ内にROMを含む大規模集積回路(以下LSIと称す)、(2)はROM部、(3)はROMアドレス指定部、(4)は第1の入出力端子部、(5)は第2の入出力端子部、(6)はマルチプレクサ、(7)はデマルチプレクサ、(8)はこのLSIを本来の目的で使用するときの機能部である。

次に動作について説明する。このLSIが本来の目的で使用されるときは、デマルチプレクサ(7)の入力にはROMアドレス指定部(3)が選択され、マルチプレクサ(6)の出力側にはこのLSIを本来の目的で使用するときの機能部(8)が選択される。第1の入出力端子部(4)および第2の入出力端子部(5)は半導体装置(1)の本来の入出力端子として用いられる。

R O M コードテスト時には、デマルチブレクサ (7)の入力には第 2 の入出力端子 ^{部 (5)}が選択され、 外部から R O M 部 (2)のアドレスが指定される。マ

特開昭57-6491(2)

ルチプレクサ(6)の出力には第 1 の入出力端子部(4)が選択され、R O M 部(2)の出力コードが外部に送出され、アドレスに対応した R O M コードと比較され、テストされる。

従来の1チップ内にROMを含む半導体装置は以上のように構成されているので、テストに要する入出力端子数(パッド数)が非常に多くなったり、また上記の機能を実現するため、入出力端子を時分割使用するという複雑な回路構成を必要としたり、さらには外部にROMコードを出力することになるので秘密を要するROMコードが分かってしまう等の欠点があった。

この発明は上記のような従来のものの欠点を除去するためになされたもので、1チップ内にROMを含む半写体装置内部にROMのコードテスト機構を設けることにより、ROMのコードテストを簡単に行なうことのできる半写体装置を提供することを目的としている。

以下、この発明の一実施例を図について説明する。 第2図において、(1)は1チップ内にROMを

含むLSI、(2)はROM郎、(3)はROMァドレス 指定部、(6)はマルチプレクサ、(8)はこのLSIを 本来の目的で使用するときの機能部、(9)はROM コードテスト部、00は並直列変換器、01は並直列 変換器のの出力直列信号が順次入力され、該入力 をデータ圧縮するフィードバツクループを持つシ フトレジスタ、似は真の最終処理データを固定的 に記憶しているデータレジスタであり、真の最終 処理データというのは全ROMコードが正しい場 合にその真のデータをフィードバックループを持 つシフトレジスタ(1)でデータ圧 超した後に得られ るデータである。QJは上記シフトレジスタQJの値 とデータレジスタ 020 の値とが一致するか 否かを検 出する一致検出回路、04はアドレス指定部(3)を制 御して R O M 部(2)の全出力を順次出力せしめるテ スト制御部、051は入力端子、06は出力端子である。 次に助作について説明する。第2図において、

入力端子09に信号を入力すると、ROMコードを テストするモードとなり、テスト制御部(4)が作動 する。テスト制御部(4)はROMアドレス指定部(3)

フィードバツクループを持つシフトレジスタ(1)の一実施例を第3図に示す。ここでは一実施例として16ビットのものを考えている。のは16ビットのシフトレジスタ、09は排他的論理和回路、04は4入力排他的論理和回路の出力をもう一度排他的論理和をとつたものである。20は入力部である。入力部20に入ったデータは、排他的論理和回路040。

によりシフトレジスタのの内容で修飾され、シフトレジスタのの最下位ピットに入る。これにより、一定の長さ、この場合ROM部(2)の全出力データ長の直列データの1つのデータ例に対しては、シフトレジスタの値は一度に定まる。なぜなら相異なる2つのデータが同じシフトレジスタの値を持つ確率は1/2¹⁶、即ち6万5千分の1程度であるからである。従つてこのシフトレジスタの最終プータを真の最終処理データと比較することにより、上述のようにROMコードのテストができる。

なお、上記実施例ではROM部(2)のすべてのコードをテストしているが、ROM部(2)の内容の一部、すなわちROM語長,ROMピット単位の単独な、あるいはそれらを組み合わせたデータをテストしても良い。

また上記実施例では R O M 出力を並直列変換しているが、一語単位の並列データのまま各ピット毎の直列データとしてそのピット数のフィードバックループをもつシフトレジスタに入力しても良い。

特開昭57-3491(3)

さらに上記実施例では入力端子のBと出力端子のG は独立のものであるが、このLSIを本来の目的で使用するときに割付けられている入出力端子と 共用しても良い。


以上のように、この発明によれば、ROMのコードテストを半導体装置内部で行ない、良否の信号の。みを検出するように構成したので、非常に少ない端子数(パッド数)で、あるいはこのLSIが本来の目的で持つている端子で、簡単な回路を接続するだけで、ROMコードテストを行なうことができ、しかもROMコードの秘密が保持できるという効果がある。


4. 図面の簡単な説明

第 1 図は従来の 1 チップ内に R O M を含む半導体装置のブロック図、第 2 図は C の発明の一実施例による半導体装置の ブロック図、第 3 図は上記実施例に用いられるフィードバックループを持つシフトレジスタの回路図である。

(1) … 半導体装置、(2) … R O M 部、(3) … アドレス 指定部、(1) … フィードパックループを持つシフト レジスタ、020 ··· データレジスタ、030 ··· 一致検出回路。

代理人 萬野 信一





手 統 補 正 醬 (自発)

昭和 55年 10月 29日

特許庁長官殿

通

1. 事件の表示

特願昭 5 5 - 8 1 8 1 8 号

2. 発明の名称

半導体装置

3. 補正をする者

事件との関係

特許出願人

住 所 称(601) 東京都千代四区丸の内二丁目2番35 三菱電機株式会社

4. 代 理

東京都千代田区丸の内二丁目2番35

氏 名(6699)

5.補 正の対象

明細費の発明の詳細な説明の概

6. 補正の内容

(1) 明細暫第2頁第7行,第13行,第2頁第 20行ないし第3頁第1行,第4頁第2行および 第5頁第2行の「マルチプレクサ」を「デマルチ ブレクサ」に訂正する。

(2) 同第2頁第7行,第11行および第18行 の「デマルチプレクサ」を「マルチプレクサ」に 訂正する。

(3) 同第5頁第9行の「データレジスタ(8)」を 「データレジスタ(23」に訂正する。